Niedertemperatur-Hybridbonden hebt die Grenzen des 3D-IC-Stapelns auf: Schlüssel-Schloss-Struktur aus Cu/SiO₂ löst HBM4-Generation aus

低溫 Hybrid Bonding 如何顛覆 3D IC 堆疊極限

1. Warum ist die Hybridbindung die einzige Möglichkeit, das Mooresche Gesetz fortzuführen?

Da die traditionelle Moiré-Skalierung an ihren physischen Engpass stößt und die Prozesskosten in die Höhe schnellen, wird die heterogene 3D-Integration als die nächste goldene Generation angesehen. Beim Hybridbonden werden Kupfer-Kupfer-Durchgangslöcher und Oxid-Oxid-Bonden miteinander kombiniert, wodurch vertikale Verbindungen von **<10 µm** oder sogar unter einem Mikrometer erreicht werden, ohne dass Lötperlen erforderlich sind. Der kürzere Signalweg und die geringere RC-Verzögerung sind besonders attraktiv für den für KI/HPC erforderlichen High-Bandwidth Memory (HBM).

Sony war 2016 der erste Hersteller, der CMOS-Bildsensoren in Massenproduktion herstellte, gefolgt von Imec, TSMC, Intel, Samsung und anderen, die die Technologie seitdem in HPC- und Speicherchips eingeführt haben.

低溫 Hybrid Bonding 顛覆 3D IC 堆疊極限

2. „Schloss und Schlüssel“: Design Thinking von IBM

„Schloss und Schlüssel“-Hybridbindung, lernen Sie in einer Minute

Element	Rolle	Wirkung
Oberes Kupferpad/Kupfersäule	Sperren	Bietet eine erhabene Struktur für elektrische Leitung und Fixierung
Polymerlöcher in der unteren Schicht (PI oder SiO₂)	Schlüssel	Etwas größer und flexibler, enthält und verriegelt es die Kupfersäule

1. Zuerst einfügen

   • Nachdem die beiden Wafer ausgerichtet sind, werden die Kupfersäulen wie ein Schlüssel in ein Schloss in die Polymerlöcher gedrückt.

2. Sperren Sie es wieder ein

   • Beim Heißpressen bei etwa 400 °C wird das Polymer vorübergehend weicher und verformt sich, wodurch die Kupfersäulen perfekt passen.

   • Nach dem Abkühlen federt das Polymer zurück und die Kupfersäule ist fest „festgeklebt“, wodurch mechanische Festigkeit und geringer Widerstand kombiniert werden.

3. Vorteile

   • Dadurch können Unebenheiten der Oberfläche ausgeglichen und Lücken durch harte Kollisionen vermieden werden.

   • Ohne Lötperlen kann der Abstand zwischen den Verbindungen auf 10 µm oder sogar unter ein Mikrometer erhöht werden.

Kurz gesagt: Verwenden Sie ein weiches Polymer-„Schlüsselloch“, um das Kupfer-„Schloss“ aufzunehmen, und verformen Sie es bei hohen Temperaturen, um eine präzise, zuverlässige und widerstandsarme vertikale 3D-Verbindung zu erzielen.

3. Kampf gegen niedrige Temperaturen: Metallpassivierungsschicht ermöglicht Bonden auch bei 40 °C

Warum kann die „Metallpassivierungsschicht“ die Cu-Cu-Verbindungstemperatur auf 40 °C senken?

1. Sauerstoffdicht, aber nicht kupferdicht

   • Kupfer bildet bei Kontakt mit Luft schnell eine Oxidschicht. Diese „Rostschicht“ verhindert, dass Kupferatome untereinander diffundieren. Daher muss bei herkömmlichen Cu-Cu-Verbindungen eine Erhitzung auf 300–400 °C erfolgen, um die Oxidschicht zu durchbrechen.

   • Zunächst wird eine sehr dünne Schicht (≈10 nm) aus inertem Gold, Silber, Palladium oder Titan auf die Kupferoberfläche plattiert, was so wirkt, als würde man eine sauerstoffdichte Schicht auf das Kupfer auftragen – Sauerstoff kann nicht eindringen, aber die Korngrenzen im Metallfilm sind immer noch „Risskanäle“ für Kupferatome.

2. Kleben bei Raumtemperatur, Ausglühen bei niedrigen Temperaturen

   • Nachdem die beiden Wafer ausgerichtet sind, können sie bei Raumtemperatur (~40 °C) zusammengeklebt werden (Primärbonden).

   • Danach ist nur noch ein kurzes Glühen bei ≤150 °C erforderlich, und die Kupferatome dringen entlang der Korngrenzen auf die gegenüberliegende Seite vor, wodurch ein dichtes Metallkontinuum vervollständigt wird – wobei die durch hohe Temperaturen verursachten Verformungen und Spannungen vollständig vermieden werden.

3. Niedrigtemperaturvorteil auf einen Schlag

   • Dekompression/Verformung : Der Temperaturunterschied ist gering und der Wafer verformt sich nicht so leicht.

   • Schützen Sie BEOL-Komponenten : Nachgeschaltete Schaltkreise, dielektrische Schichten und fortschrittliche Transistoren müssen sich keine Gedanken mehr über ein Wärmebudget von 400 °C machen.

   • Schmerzlose Größenreduzierung : Der Film ist nur eine Beschichtung und verändert die Kornstruktur des Kupfers selbst nicht, sodass er auch bei weiterer Reduzierung der Teilung anwendbar ist.

Kurz gesagt, die Metallpassivierungsschicht = Rostschutzfilm des Kupfers + atomare Autobahn , befreit die Cu-Cu-Bindung von den Zwängen hoher Temperaturen und ermöglicht eine „feste und schnelle Haftung“ sogar bei 40 °C, was sie zu einer Schlüsselwaffe für Hybridbindungen macht, um die Stapelung hochschichtiger HBMs zu überwinden.

IV. Intarsienkupfer und DBI: Vom Dilemma zur Inspiration

Damascene Cu und die Kernkonzepte von DBI – zwei Punkte, die man im Klartext verstehen sollte

Szenario	Einfache Vorstellungskraft	Entscheidender Durchbruch
Dilemma: Vertiefung auf eingelegter Kupferoberfläche	Nachdem Kupfer in die „Gräben“ der Siliziumoxidschicht gefüllt wurde, wird die Oberfläche leicht konkav (ca. 20–50 nm). Beim Bonden zweier Wafer kommt zuerst das härtere SiO₂ in Kontakt, das tieferliegende Kupfer jedoch noch nicht → geringe Ausbeute.
Inspiration: DBI (Direct Bond Interconnect)	Lassen Sie die Oxidschicht zunächst bei Raumtemperatur auf der Oxidschicht „haften“ (ähnlich wie Klebeband) und glühen Sie sie anschließend bei 400 °C. Da die Wärmeausdehnung von Kupfer größer ist als die von SiO₂, wölbt sich das Kupfer beim Erhitzen und füllt die Vertiefung automatisch , wodurch schließlich eine feste Kupfer-Kupfer-Verbindung entsteht.	- Kein hoher Druck, kein Vakuum , kurze Prozesszeit - Kupfer muss nicht im Voraus vollständig ausgerichtet werden, hohe Toleranz für die Massenproduktion

Um es in einem Satz zusammenzufassen: Bonden Sie zuerst die Oxidschicht und lassen Sie dann das Kupfer sich ausdehnen, um die Lücke zu füllen . So wird aus dem ursprünglichen Problem „Kupfervertiefungen sind schwer zu bonden“ eine DBI-Hybridbondtechnologie mit hohem Durchsatz und hoher Ausbeute.

5. Warum erfordert HBM4 Hybrid Bonding?

Generationen	Überlagerung	Anzahl der E/As	Schnittstellenbandbreite	Mainstream-Engagement	Ertragsprobleme
HBM3E	12-Hi	2048	1,5 TB/s	TC-Bump	Durchbruch 12 – Hoher Schwierigkeitsgrad
HBM4	16-Hi	4096	2 TB/s	Hybridbindung	Der Bump Pitch liegt unter 20 µm, Deformationen und Hohlräume nehmen dramatisch zu
HBM5	20-Hi	>4096	>2 TB/s	Hybrid Essential	TC-NCF kann nicht weiter verkleinert werden

• Verbindungsabstand : Von 40–25 µm bis unter 10 µm

• Signalintegrität : Schloss und Tastatur sind direkt verbunden, wodurch parasitäre Effekte um 30–40 % reduziert werden

• Ausdünnungsanforderungen : Keine Unebenheiten, wodurch die Stapeldicke auf 775 µm reduziert wird (erfüllt nach der Entspannung immer noch die JEDEC-Standards)

• Wärmeableitung : Kupfer-Kupfer-Kontinuität verbessert die Wärmeverteilung, was für leistungsstarke KI-GPU-Module von Vorteil ist

6. Herausforderungen und Perspektiven: Auf dem Weg zu einem Chiplet-Ökosystem

• Ausrichtungsgenauigkeit vs. Produktivität auf Panelebene : So erreichen Sie eine Bondausbeute von >90 % bei einem Pitch von 0,5 µm

• Wärmemanagement : Fine-Pitch-Bonding führt zu einer lokalen Wärmeflusskonzentration, die die Integration von Mikrokanal- oder CVD-Diamant-Kühlkörpern erfordert

• Design-Toolchain : EDA muss die elektrisch-thermisch-mechanische Kopplung berücksichtigen

Hybrid Bonding ist nicht mehr nur ein Verpackungsschritt, sondern ein Freiheitsgrad im Architekturdesign . Das Niedertemperatur-„Schloss-und-Schlüssel“-Cu/SiO₂ löst die beiden größten Probleme des Wärmehaushalts und der mechanischen Belastung, macht HBM4 und das Stapeln von Speichern höherer Schichten zur Realität und ebnet den Weg für die Massenproduktion von Server-CPUs/GPUs auf Chiplet-Basis.

VII. Fazit: Hybrid Bonding ist ein neuer Schlüssel zum Durchbrechen der Grenzen

Niedertemperatur-Hybridbonden öffnet mit einem „Schlüssel“ die nächste Tür zum 3D-IC. Wenn Kupfer-Kupfer-Verbindungen nicht länger durch Temperatur, Druck und Oxidation eingeschränkt sind, wenn der Abstand auf den Nanometerbereich sinkt und die Anzahl der Schichten 20 Hi übersteigt, werden zukünftige KI-Beschleuniger, ultragroße Speicher und heterogene SoCs mit beispielloser Dichte und Effizienz verfügbar sein. Wer in Taiwans Lieferkette Niedertemperaturprozesse, Ausrichtungskontrolle und Massenproduktionsanlagen am schnellsten beherrscht, wird den „Generalschlüssel“ in der Hand halten, um die Entwicklung von HBM4 – und sogar des gesamten Chiplet-Ökosystems – zu beschleunigen.